¶ آزمایش هفتهٔ ۴ · تقسیمکنندهٔ تحت بار و ارزیابی عملی
راهنمای هفته · برنامهٔ درسی · English
¶ هدف و زمان
نخستین ارزیابی عملی را انجام دهید؛ تقسیمکنندهٔ تحت بار را با KCL، KVL و توازن توان پیشبینی، شبیهسازی و توضیح دهید. این پایان مسیر آزمایش ماه اول است، نه ارزیابی جامع ماه سوم؛ آن ارزیابی باید حد، مشتق و اهداف مدارِ آموختهشده تا آن زمان را هم بسنجد. در پنجشنبه و جمعه ۱۱۰ تا ۱۵۰ دقیقه جای بخشی از تمرین تکراری بگذارید.
¶ پیشبینی مدار بیبار و تحت بار · ۲۵ دقیقه
منبع ایدهآل، R1=2 و R2=4 کیلواهم را تغذیه میکند. در حالت بیبار Vout=Vs × 4/(2+4). بار ۴ کیلواهم را موازی R2 اضافه کنید. معادل پایین ۲ کیلواهم و خروجی Vout=Vs/2 میشود. خروجی هر دو حالت را برای منبع ۳، ۶ و ۱۲ ولت پیشبینی کنید. در ۱۲ ولت، جریان و توان هر سه مقاومت و توان منبع را نیز حساب کنید.
¶ محاسبه و نمودار پایتون · ۲۰ دقیقه
- بستهٔ آزمایش هفتهٔ ۴ را دریافت کنید و ZIP را از حالت فشرده خارج کنید.
- فایل
lab.pyرا در ویرایشگر پایتون باز و اجرا کنید، یا از پوشهٔ استخراجشده دستورpython3 lab.pyرا اجرا کنید. پایتون ۳ لازم است؛ بستهٔ اضافه نیاز نیست. - کنترلهای چاپشده را بخوانید. نمودارهای SVG را در مرورگر و جدولهای CSV را در صفحهگسترده باز کنید.
نمودار مرجع هم در بسته هست. اجرای lab.py آنها را دوباره میسازد؛ صرف بازکردن تصویر مرجع به معنی اجرای آزمایش نیست.
فایلهای divider.svg و checkpoint.csv را باز کنید. برنامه توازن جریان و توان را در همهٔ تنظیمهای منبع کنترل میکند، نه فقط نقطهٔ آخر. ستونهای KCL_error_A و power_error_W باید صفر یا عدد بسیار کوچک ناشی از گردکردن عددی باشند. گذشتن از این کنترلها مدل ایدهآلِ بیانشده را بررسی میکند، نه اینکه مقدار همهٔ قطعات واقعی دقیقاً همین است.
¶ مقایسهٔ بیبار و تحت بار در LTspice · ۳۰ دقیقه
LTspice شرکت Analog Devices را نصب یا باز کنید. با File → Open فایل circuit.cir در بستهٔ استخراجشده را باز کنید. این فایل نتلیست متنی است و لازم نیست ابتدا شماتیک بکشید. اجرا کنید و در پنجرهٔ نمودار با Add Trace کمیتهای معرفیشده را انتخاب کنید. اگر پنجرهٔ انتخاب فایل پسوندها را محدود میکند، همهٔ فایلها را نمایش دهید. شکل زیر همان اتصال گرههای فایل را توضیح میدهد. فعالیتها فقط شبیهسازی نرمافزاری هستند.
Mogissi Academy Week 4 - loaded divider checkpoint
V1 vin 0 0
R1 vin out 2k
R2 out 0 4k
RLOAD out 0 4k
.dc V1 0 12 0.5
.save V(vin) V(out) I(R1) I(R2) I(RLOAD)
.end
اجرا کنید و V(out)، I(R1)، I(R2) و I(RLOAD) را رسم کنید. سپس یک نسخهٔ جدا به نام unloaded.cir ذخیره کنید، فقط خط RLOAD را حذف و I(RLOAD) را از خط .save پاک کنید و دوباره اجرا کنید. فایل تحت بار اولیه را نگه دارید. خروجی هر دو را در تنظیم منبع یکسان بخوانید. جاروب DC مجموعهای از نقاط کار ماندگار است، نه آزمایش شارژ در حوزهٔ زمان.
¶ نتایج مورد انتظار
| منبع | خروجی بیبار | خروجی تحت بار |
|---|---|---|
| ۳ ولت | ۲ ولت | ۱٫۵ ولت |
| ۶ ولت | ۴ ولت | ۳ ولت |
| ۱۲ ولت | ۸ ولت | ۶ ولت |
در حالت تحت بارِ ۱۲ ولتی، جریان R1 برابر ۳ و جریان هر شاخهٔ پایین ۱٫۵ میلیآمپر است. KCL میدهد 3−1.5−1.5=0 mA و KVL میدهد 12−6−6=0 V. مقاومت بالا ۱۸ و دو شاخهٔ پایین هرکدام ۹ میلیوات جذب میکنند؛ جمع برابر ۳۶ میلیوات تأمینشده توسط منبع است. کاهش از ۸ به ۶ ولت، نسبت به حالت بیبار ۲۵٪ است.
¶ ارزیابی عملی هفتهٔ چهارم · ۲۰ امتیاز
ابتدا بدون دیدن جدول جواب توضیح دهید. هر مورد ۵ امتیاز دارد؛ سپس همهٔ خطاها را اصلاح کنید.
- گرههای واقعی را بکشید و موازیبودن R2 و RLOAD را نشان دهید.
- هر دو نسبت ولتاژ را استخراج کنید، نه اینکه فقط فرمول حفظشده بنویسید.
- KCL، KVL و توازن توان را در ۱۲ ولت با واحد کنترل کنید.
- توضیح دهید چرا تغییر بار خروجی را عوض میکند و چرا این مدار منبع تنظیمشده نیست.
یک صفحه شامل شکل، جدول سهردیفی دستی/پایتون/LTspice، نمودارها و توضیح را نگه دارید. امتیاز ۱۶ از ۲۰ هدف پیشنهادی مرور است، نه اعتبار دانشگاهی. خطای اتصال گره، تبدیل واحد یا قانون بقا باید حتی با نمرهٔ کل بالا اصلاح شود. گزارش را برای ارزیابی جامع ماه سوم نگه دارید. آزمون کتبی شنبه جداست.